Ingeniero de Diseño Físico - AT

Descripción

Resumen: Este puesto implica el diseño avanzado de semiconductores, centrado en la ingeniería de ASIC para productos de alto rendimiento y bajo consumo energético, así como para tecnologías inalámbricas de próxima generación. Aspectos destacados: 1. Trabajar con un líder mundial en diseño y desarrollo avanzado de semiconductores. 2. Desarrollar soluciones de silicio de vanguardia para dispositivos innovadores. 3. Impulsar el impacto tecnológico y la innovación en un contexto global. Este puesto consiste en colaborar con una empresa líder mundial en el diseño y desarrollo de semiconductores avanzados, responsable de las arquitecturas y plataformas que constituyen el núcleo de algunos de los dispositivos más innovadores del mercado. Su ingeniería de silicio impulsa soluciones que ofrecen alto rendimiento, eficiencia energética e integración inteligente, complementadas por un papel clave en el avance de las telecomunicaciones modernas mediante tecnologías inalámbricas de próxima\-generación. Sus soluciones están integradas en miles de millones de dispositivos en todo el mundo, ofreciendo un entorno profesional ideal para talentos que buscan impacto tecnológico, innovación y crecimiento dentro de un contexto global. Como ingeniero de ASIC, usted definirá, modelará, diseñará (digital y/o analógico), optimizará, verificará, validará, implementará y documentará el desarrollo de IP (bloque/SoC) para una variedad de productos de clase mundial, de alto rendimiento, alta calidad y bajo consumo energético. Los ingenieros colaboran con equipos multifuncionales para determinar la ruta de ejecución del producto. Usted formará parte de un equipo responsable de todo el flujo de diseño físico y de las entregas de diseños complejos, de alta velocidad y bajo consumo energético, tales como GPU, cámaras y otros módulos multimedia (MM), DDR, módems y audio. Las tareas también incluyen el desarrollo y la habilitación de métodos de implementación de bajo consumo energético, así como el diseño personalizado de colocación y enrutamiento (P\&R) para lograr reducción de área, rendimiento y objetivos de consumo energético. Otras responsabilidades en este puesto implican una buena comprensión de las restricciones funcionales y de prueba (DFT) para la colocación y el enrutamiento, planificación de la disposición física (floorplanning), planificación de potencia, análisis de caída de tensión (IR drop), colocación de celdas, síntesis de árboles de reloj en múltiples modos y múltiples condiciones (MMMC), enrutamiento, optimización y cierre de temporización, extracción de RC, integridad de señal, análisis de ruido por acoplamiento (crosstalk) y retardo, depuración de violaciones de temporización en diseños MMMC, implementación de correcciones de temporización y ECOs funcionales, depuración y corrección de violaciones físicas, y verificación formal. El candidato también debe poseer conocimientos profundos en lenguajes de secuencias de comandos y software, incluidos Python, PERL/TCL, shell de Linux/Unix y C. Este profesional diseñará, verificará y entregará soluciones complejas de diseño físico, desde la lista de conexiones (netlist) y las restricciones de temporización hasta el producto final. #### **Requisitos** * Licenciatura o maestría en Ciencias, Ingeniería o campo relacionado. #### **Requisitos preferidos** * Experiencia profesional o académica de 2\+ años en las siguientes áreas: * Diseño físico. * Experiencia con herramientas de colocación y enrutamiento (Place \& Route) como Cadence Innovus y/o Synopsys Fusion Compiler. * Experiencia en cierre de temporización con Synopsys PTSI. * Experiencia en verificación formal. * Experiencia en análisis de dominios de potencia. * Experiencia en verificación física. **Ubicación: Santa Fé, Tijuana**