Ingeniero de Análisis Estático de Tiempos para ASIC

Descripción

Resumen: Buscamos un ingeniero motivado de análisis de tiempos para ASIC con habilidades en análisis estático de tiempos (STA) para impulsar tecnologías de vanguardia en semiconductores destinadas a dispositivos innovadores en múltiples mercados. Aspectos destacados: 1. Trabajar con un líder mundial en diseño y desarrollo avanzado de semiconductores. 2. Impulsar tecnologías de vanguardia en semiconductores que generen un impacto global. 3. Oportunidad de generar impacto tecnológico, innovación y crecimiento. Este puesto consiste en colaborar con una empresa líder mundial en el diseño y desarrollo de semiconductores avanzados, responsable de arquitecturas y plataformas que constituyen el núcleo de algunos de los dispositivos más innovadores del mercado. Su ingeniería de silicio impulsa soluciones que ofrecen alto rendimiento, eficiencia energética e integración inteligente, complementadas por un papel clave en el avance de las telecomunicaciones modernas mediante tecnologías inalámbricas de próxima generación. Sus soluciones están integradas en miles de millones de dispositivos en todo el mundo, brindando un entorno profesional ideal para talentos que buscan generar impacto tecnológico, innovación y crecimiento dentro de un contexto global. Buscamos ingenieros motivados con habilidades en análisis estático de tiempos (STA); buen conocimiento de la convergencia de tiempos y la definición de condiciones extremas (corners) en nodos tecnológicos avanzados. Si posee experiencia en esta área y le entusiasma impulsar tecnologías de vanguardia en semiconductores que marquen una diferencia en este mundo, ¡esta es su oportunidad! En este rol altamente visible, se espera que el candidato coordine con más de 100 ingenieros, trabaje con múltiples equipos de diseño en Estados Unidos y fuera de Estados Unidos, colabore internamente y con empresas o proveedores externos, y gestione simultáneamente diversos problemas relacionados con distintos nodos tecnológicos. Resulta una excelente ventaja contar con experiencia en diversas herramientas STA, desarrollo de márgenes para la validación de tiempos, desarrollo de condiciones extremas (corners) para la validación de tiempos, cierre de tiempos a nivel de chip completo, preparación para fabricación (tape-out) y análisis post-silicio. Como ingeniero de análisis de tiempos para ASIC, será responsable de todos los aspectos relacionados con los tiempos, incluida la definición de condiciones extremas (corners), la ayuda en la construcción y/o modificación de flujos de trabajo, la mejora de desempeño-potencia-área (PPA), el análisis de cuellos de botella en tiempos y el cierre de tiempos. El nivel jerárquico del puesto es ajustable según la experiencia y las habilidades del candidato. **Cualificaciones clave:** ----------------------- * Como ingeniero de tiempos para ASIC, desempeñará un papel fundamental en el análisis de tiempos orientado a los mercados móvil, informático, automotriz e IoT. * Colaborará con el equipo de diseño físico (tanto internamente como con otras empresas o proveedores externos) en el cierre de tiempos, con los equipos de CAD, los equipos de IP y los equipos de tecnología de diseño para el desarrollo y la validación de scripts y herramientas de flujo de trabajo. * Facilitará e impulsará la metodología de análisis estático de tiempos (STA) en la empresa utilizando Primetime, Tempus y las mejores herramientas de ECO (Engineering Change Order) para tiempos disponibles en el mercado. El conocimiento profundo de las herramientas industriales STA es fundamental para este puesto. * Un ingeniero de tiempos debe ser capaz de comprender todo tipo de rutas de tiempos complejas (digitales, analógicas, mixtas), restricciones de tiempos y, si es necesario, proponer soluciones. Se requiere una buena comprensión del flujo digital desde RTL hasta GDS. * Conocimiento práctico en todas las etapas del cierre de tiempos para SoCs de alto rendimiento y señal mixta en nodos tecnológicos sofisticados (desde 40 nm hasta 3 nm). * Conocimientos sólidos en la ejecución de diseño físico (desde síntesis hasta la validación final de tiempos). Se requiere un buen conocimiento de técnicas de bajo consumo, incluidas la puerta de reloj (clock gating), la desconexión de alimentación (power gating) y los diseños con múltiples voltajes. * Buenas habilidades de programación en Python, Perl, TCL y shell de Unix. Se exige experiencia para desarrollar automatizaciones mediante scripts para el procesamiento de datos (relacionados con la convergencia de tiempos). * Es OBLIGATORIO poder trabajar y coordinarse con grandes equipos de diseño. * La experiencia en la validación final de tiempos (timing sign-off) es un plus. * La experiencia en diseño de IP es un plus. * Excelentes habilidades comunicativas. * Excelentes habilidades para realizar múltiples tareas simultáneamente. * Por encima de todo, debe ser un buen colaborador capaz de mantener la calma durante discusiones técnicas complejas, ante clientes exigentes y bajo presión de plazos.