Como innovador tecnológico líder, ampliamos los límites de lo posible y lideramos la transformación en comunicación y procesamiento de datos para ayudar a crear un futuro más inteligente y conectado para todos. En este recorrido, nos estamos convirtiendo en una potencia de «inteligencia artificial primero» en el borde inteligente, combinando computación de alto rendimiento y bajo consumo energético con conectividad perfecta, mientras acercamos la inteligencia a los usuarios mediante IA ultraeficiente en el dispositivo que garantiza privacidad, personalización y respuesta en tiempo real. Esta es la Era de la Invención —y aquí es donde usted entra. **Responsabilidades clave:** * Colaborar con los equipos de arquitectura de sistemas y diseño de SoC para definir y evaluar los requisitos y la hoja de ruta de la tecnología de proceso 3DIC. * Evaluación PPAC para la cooptimización sistema-tecnología (STCO) en el desarrollo de nuevos productos. * Interfaz con fábricas de semiconductores (foundries) respecto al flujo de diseño físico 3DIC y la definición de reglas de diseño clave. * Establecer la dependencia de las soluciones de proceso 3D respecto a los indicadores clave de desempeño (KPI) de la arquitectura y el diseño del chip, y cooptimizar las soluciones 3D en consecuencia. * Exploración y desarrollo de la metodología de diseño físico de chiplets y desarrollo de PDK. * Evaluación de las arquitecturas de DRAM 3D y SRAM caché para cargas de trabajo de IA y otras cargas computacionales. * Evaluación y exploración de tecnologías de integración de DRAM personalizada. **Conocimientos y experiencia deseados:** * Experiencia en STCO 2,5D y 3D y en exploración tecnológica (pathfinding). * Experiencia en partición de chip 2,5D y 3D y comprensión de sus dependencias respecto a KPI del producto como rendimiento, consumo energético, área del chip y área periférica (beachfront area), métricas de comunicación entre chips, red de alimentación, etc. * Experiencia en arquitectura a nivel de sistema y/o de chip y en diseño físico para partición de caché 3D (ventaja adicional). * Experiencia en diseño físico con SoIC y/o CoWoS. * Experiencia en flujos de diseño de circuitos integrados 2,5D/3D y en desarrollo de PDK. * Conocimiento de procesos de integración heterogénea tales como unión híbrida (hybrid bonding), unión de obleas (wafer bonding), interconexiones verticales (TSV) y metalización por la cara posterior. * Experiencia en desarrollo de procesos y/o desarrollo de sistemas y productos con tecnologías avanzadas (inferiores a 4 nm) y su evaluación PPAC. * Diseño de circuitos personalizados (custom layout), conocimientos de svrf y habilidades de programación mediante scripts. * Experiencia práctica con verificación de reglas de diseño (DRC), verificación de equivalencia de esquemas y layout (LVS) y extracción de parámetros parasitarios (PEX) (ventaja adicional). **Cualificaciones adicionales:** * Capacidad para colaborar entre equipos y unidades de negocio (BUs). * Capacidad para trabajar tanto de forma autónoma como en equipo. * La mayoría de las tareas no tienen pasos definidos; generalmente se requiere aplicar simultáneamente múltiples capacidades mentales para determinar el mejor enfoque. * Se requieren habilidades avanzadas de análisis e interpretación de datos. **Requisitos mínimos:** * Título universitario (licenciatura) en Ciencias, Ingeniería o campo afín, y 5+ años de experiencia laboral relevante en sistemas y tecnologías de IA o áreas relacionadas. * O título de maestría en Ciencias, Ingeniería o campo afín, y 4+ años de experiencia laboral relevante en sistemas y tecnologías de IA o áreas relacionadas. * O doctorado (PhD) en Ciencias, Ingeniería o campo afín, y 3+ años de experiencia laboral relevante en sistemas y tecnologías de IA o áreas relacionadas. Tipo de puesto: Tiempo completo Remuneración: $1.000,00 \- $1.001,00 por día Ubicación laboral: Presencial