Como innovador tecnológico líder, ampliamos los límites de lo posible y lideramos la transformación en comunicación y procesamiento de datos para ayudar a crear un futuro más inteligente y conectado para todos. En este recorrido, nos estamos transformando en una potencia líder en «inteligencia artificial primero» con enfoque en el borde, combinando computación de alto rendimiento y bajo consumo energético, así como conectividad perfecta, mientras acercamos la inteligencia a los usuarios mediante IA ultraeficiente en el dispositivo que garantiza privacidad, personalización y respuesta en tiempo real. Esta es la Era de la Invención, y aquí es donde usted entra. **Principales responsabilidades:** * Colaborar con los equipos de arquitectura de sistemas y diseño de SoC para definir y evaluar los requisitos tecnológicos y la hoja de ruta del proceso 3DIC. * Evaluación PPAC para la cooptimización sistema-tecnología (STCO) en el desarrollo de nuevos productos. * Interfaz con fábricas de semiconductores (foundries) para el flujo de diseño físico 3DIC y la definición de reglas de diseño clave. * Establecer las dependencias de las soluciones de proceso 3D respecto a los KPI clave de arquitectura y diseño de chips, y cooptimizar dichas soluciones 3D en consecuencia. * Exploración y desarrollo de la metodología de diseño físico de chiplets y desarrollo de kits de diseño (PDK). * Evaluación de arquitecturas 3D de DRAM y SRAM caché para cargas de trabajo de IA y otras aplicaciones computacionales. * Evaluación y exploración de tecnologías de integración de DRAM personalizada. **Conocimientos y experiencia deseados:** * Experiencia en STCO y exploración (pathfinding) en 2.5D y 3D. * Particionamiento de chips en 2.5D y 3D, y comprensión de sus dependencias respecto a KPI del producto, como rendimiento, consumo energético, área del chip y área periférica (beachfront area), métricas de comunicación entre chips, red de alimentación, etc. * Experiencia en arquitectura a nivel de sistema y/o de chip y en diseño físico para particionamiento de caché 3D (ventaja adicional). * Experiencia en diseño físico con SoIC y/o CoWoS. * Experiencia en flujos de diseño de circuitos integrados 2.5D/3D y en desarrollo de PDK. * Conocimiento de procesos de integración heterogénea, tales como unión híbrida (hybrid bonding), unión de obleas (wafer bonding), interconexiones verticales (TSV) y metalización posterior (backside metallization). * Experiencia en desarrollo de procesos y/o desarrollo de sistemas y productos con tecnologías avanzadas (inferiores a 4 nm) y su evaluación PPAC. * Diseño personalizado (custom layout), conocimientos de SVRF y habilidades de programación mediante scripts. * Experiencia práctica con verificación de reglas de diseño (DRC), verificación de equivalencia de esquemático y layout (LVS) y extracción de parámetros parasitarios (PEX) (ventaja adicional). **Cualificaciones adicionales:** * Capacidad para colaborar transversalmente entre equipos y unidades de negocio (BUs). * Capacidad para trabajar de forma autónoma y también como parte de un equipo. * La mayoría de las tareas no cuentan con pasos definidos; generalmente se requiere la aplicación simultánea de múltiples capacidades mentales para determinar el mejor enfoque. * Se requieren habilidades avanzadas de análisis e interpretación de datos. **Requisitos mínimos** Título universitario (licenciatura) en Ciencias, Ingeniería o campo relacionado, y 5+ años de experiencia laboral relevante en sistemas y tecnologías de IA o campos afines. O Título de maestría en Ciencias, Ingeniería o campo relacionado, y 4+ años de experiencia laboral relevante en sistemas y tecnologías de IA o campos afines. O Doctorado (PhD) en Ciencias, Ingeniería o campo relacionado, y 3+ años de experiencia laboral relevante en sistemas y tecnologías de IA o campos afines.