Resumen: Este puesto de Ingeniero Senior implica desarrollar soluciones de prueba ATE y caracterizar interfaces de entrada/salida de alta velocidad (HSIO) para SoCs avanzados dentro de una empresa líder global en diseño de semiconductores. Aspectos destacados: 1. Trabajar con una empresa líder global en semiconductores avanzados. 2. Desarrollar soluciones de prueba de fabricación para PHYs HSIO/SERDES en plataformas ATE. 3. Liderar la puesta en marcha inicial del silicio, la caracterización eléctrica y la depuración. Este puesto consiste en colaborar con una empresa líder global en el diseño y desarrollo de semiconductores avanzados, responsable de arquitecturas y plataformas que constituyen el núcleo de algunos de los dispositivos más innovadores del mercado. Su ingeniería de silicio impulsa soluciones que ofrecen alto rendimiento, eficiencia energética e integración inteligente, complementadas por un papel clave en el avance de las telecomunicaciones modernas mediante tecnologías inalámbricas de conectividad de próxima generación. Sus soluciones están integradas en miles de millones de dispositivos en todo el mundo, ofreciendo un entorno profesional ideal para talentos que buscan impacto tecnológico, innovación y crecimiento dentro de un contexto global. **Ingeniero Senior de Desarrollo y Caracterización de Pruebas ATE HSIO** Buscamos un Ingeniero Senior para unirse a nuestro equipo de Ingeniería Post-Silicio. En este puesto, desarrollará soluciones de prueba ATE y caracterizará interfaces de entrada/salida de alta velocidad (HSIO) para SoCs avanzados. Trabajará con PHYs basados en SERDES, ayudará a definir las metodologías de prueba y liderará la depuración del primer silicio en tecnologías de vanguardia. Este puesto requiere participación directa y es altamente colaborativo, implicando trabajo transversal con equipos de diseño, sistemas, procesos e ingeniería de productos ubicados en todo el mundo. **Sus responsabilidades** ------------------ * Desarrollar **soluciones de prueba de fabricación** para PHYs HSIO/SERDES (PCIe, USB3, UFS, DP, MIPI DSI/CSI, etc.) en plataformas ATE. * Elaborar **planes de prueba y caracterización**, incluidos los requisitos de DFT y las necesidades de hardware de prueba. * Escribir y depurar **programas, rutinas y automatización ATE** para ejecutar los planes de prueba. * Liderar la **puesta en marcha inicial del silicio**, la caracterización eléctrica y la depuración en múltiples condiciones operativas. * Analizar **datos paramétricos**, resultados de pruebas y tendencias de rendimiento a gran escala para impulsar mejoras en calidad, rendimiento y tiempo de prueba. * Apoyar el **análisis de fallos** y colaborar estrechamente con los equipos de ingeniería para identificar y resolver las causas fundamentales de los problemas. * Mantenerse actualizado sobre nuevas tecnologías, tendencias del sector y enfoques de la competencia. **Requisitos mínimos** -------------------------- * Título universitario en Ingeniería, Ciencias de la Computación o campo técnico afín. **Requisitos preferentes** ---------------------------- * Máster en Ingeniería Eléctrica/Informática o campo afín. * **Experiencia de 3–5 años en hardware, validación post-silicio o desarrollo de pruebas.** * Conocimientos sólidos de los fundamentos de **VLSI**, **CMOS** y **señales mixtas**. * Experiencia en **caracterización o validación de HSIO/SERDES** (PCIe, USB2/3/4, UFS, MIPI CSI/DSI, etc.) es un factor muy valorado. * Buenas habilidades de **caracterización de ASIC**; resulta útil comprender el nivel de sistema. * Conocimiento de la plataforma ATE **Advantest 93K** es un factor valorado. * Conocimientos sobre conceptos de **integridad de señal**. * Experiencia en programación (C/C\+\+/Java/Perl) y exposición a **automatización/pruebas mediante scripts**. * Excelentes habilidades de resolución de problemas, depuración, comunicación y documentación. * Capacidad para trabajar de forma independiente, gestionar prioridades y llevar los asuntos hasta su conclusión.